웨스턴디지털(CEO 스티브 밀리건 www.westerndigital.com/ko-kr)은 5세대 3D 낸드 기술 ‘빅스(BiCS)5’ 개발에 성공했다.

TLC 및 QLC 기술을 기반으로 한 ‘빅스5’는 합리적인 가격에 높은 용량과 뛰어난 성능 및 신뢰성을 제공해 커넥티트 카, 모바일 디바이스, AI 등과 관련된 데이터의 기하급수적인 증가에 대응할 수 있도록 한다.

웨스턴디지털은 이번 ‘빅스5’ 발표를 통해 차세대 플래시 메모리 기술을 선보이며 스토리지 리더십을 강화한다는 계획이다. 

▲ (출처 : 웨스턴디지털 제공)

우선, 웨스턴디지털은 512 기가비트(Gb) BiCS5 TLC 칩의 초도 생산을 시작했으며, 최근 새로운 기술 기반의 소비자용 제품을 출하하고 있다.

‘빅스5’의 본격적인 상업적 생산은 2020년 하반기에 이루어질 것으로 예상된다. ‘빅스5’ TLC와 ‘빅스5’ QLC는 1.33 테라비트(Tb)를 포함한 다양한 용량으로 선보일 전망이다. 

스티브 팩(Steve Paak) 웨스턴디지털 메모리 기술 및 생산 부문 수석 부사장 박사는 “새로운 3D 낸드 미세화(scaling) 방식은 데이터의 증가하는 볼륨과 속도에의 요구사항에 지속적으로 부합하는 데 있어 매우 중요하다”며 “빅스5의 성공적인 생산은 웨스턴디지털의 플래시 메모리 기술 리더십과 기술 로드맵에 대한 강한 실행력을 보여주는 좋은 예다. 자사의 다층 메모리 홀 기술(multi-tier memory hole technology) 개선을 통해 측면 밀도 증가는 물론 더 많은 스토리지 레이어를 추가, 우리는 소비자가 기대하는 신뢰성과 가격을 제공하는 동시에 3D 낸드 기술의 용량과 성능을 획기적으로 향상시키게 됐다”고 말했다.

다양한 신기술과 생산 혁신을 바탕으로 설계된 ‘빅스5’는 현재까지 웨스턴디지털이 개발한 가장 고밀도의 최신 3D 낸드 기술이다.

2세대 다층 메모리 홀 기술과 개선된 엔지니어링 프로세스, 그 외 3D 낸드 셀 향상 등을 통해 웨이퍼간 셀 어레이의 수평 밀도를 대폭 증가시켰다.

이같은 ‘측면 미세화’ 개발과 112단 수직 메모리 기술의 결합으로 ‘빅스5’는 비용은 최적화하면서 웨스턴디지털의 96단 ‘빅스4’ 기술 대비 웨이퍼당 40% 더 많은 비트(bit)를 저장할 수 있다.

성능 또한 향상돼 ‘빅스5’는 ‘빅스4’ 대비 50% 더 빠른 입출력(I/O) 성능을 제공한다. 

현재, ‘빅스5’는 기술 및 생산 파트너 키옥시아(Kioxia Corporation)와 공동 개발됐으며, 일본 미에현 욧카이치와 이와테현 카타카미에 위치한 공동 제조시설에서 생산될 예정이다. 

‘빅스5’ 기술은 데이터 중심의 개인용 전자제품, 스마트폰, IoT 디바이스 및 데이터센터 등에 사용되는 웨스턴디지털의 모든 3D 낸드 기술 포트폴리오를 바탕으로 한다.                   

<김동기 기자>kdk@bikorea.net